HTELA

HTELA ist eine Entwurfssoftware für logische Schaltungen, die ich als Schüler in den Jahren 2001-2002 entwickelte. HTELA umfasst ca. 30.000 Zeilen C++ Code und wurde unter Visual Studio 6.0 unter Verwendung der MFC entwickelt.

Features

• Entwurf von logischen Schaltungen in einer graphischen Umgebung. HTELA bietet neben Eingängen und Ausgängen diverse Gatter wie AND, OR, NOT, diverse Flip Flop’s, Addierer, Zähler, Decoder, Multiplexer, Schieberegister, und dergleichen.

• HTELA bietet die Möglichkeit Schaltungen in eine Datei abzuspeichern und diese als komplexe Bauteile in anderen Schaltungen wiederzuverwenden. Dadurch lassen sich komplexe Schaltungen hierarchisch entwickeln. Als Beispiel liegt ein 8x128-Bit RAM aus Basis-Gattern wie NANDs bei.

• HTELA kann den Fluss der boolschen Signale simulieren und in Form von Zeitdiagrammen ausgeben, indem der Anwender die zeitlichen Signale der Eingänge graphisch vorgibt. HTELA berücksichtigt Gatterlaufzeiten und ermöglicht die Konfiguration von Laufzeiten individuell für jeden Eingang und Ausgang eines Gatters. Insbesondere lassen sich komplexere Flip Flips als Aufbau durch einfache NANDs emulieren.

• HTLEA kann zu einer kombinatorischen Schaltung Wahrheitstabellen und boolsche Ausdrücke erzeugen.

• HTELA kann Schaltungen aus Wahrheitstabellen und konsistenten Zeitdiagrammen automatisch generieren.

• HTELA ist vollständig in einer mitgelieferten Hilfe dokumentiert.

Download

HTELA 2.0 Installation

Screenshots

Original Screenshot unter Windows mit Beschriftung der Symbolleisten und dem ersten mitgeliefertem Beispiel, wo ein Ausgang auf einem Eingang hängt:

Ein RS-Flipflop mit Zeitsignalanalyse für die gewählten Eingangssignale:

Ein Schieberegister mit mitgelieferten Flip Flops (als D-FlipFlop konfiguriert):

Der CBCC-Modus, welcher in diesem Beispiel ausgehend von der eingegebenen Wahrheitstabelle die Schaltung, die Funktionsgleichungen und die Zeitsignale erzeugt:

Unten ist ein 16-Bit Speicher dargestellt, welcher als 4x4 Matrix aufgebaut ist, mit horizontaler und vertikaler Addressdekodierung. Diese Schaltung wird in der obigen Schaltung 8-mal wiederverwendet, um einen 8x16-Bit Speicher zu realisieren, welche wiederum in einer dritten Schaltung zu einem 8x128-Bit Speicher erweitert wird.